LC并联谐振回路在w<wo和w>wo时回路阻抗为什么非别呈感性和容性？

应该是R不变，所以判断w>w0只需要根据虚部就可以了，这时虚部比零大，所以就是感性，判断容性则相反。

因为j负呈容性 j正呈感性 LC并联谐震中等效的阻抗值是负jx的形式（这个你自己列一下式子就知道了）当w>w0时 分母部分是正的 因此负jx是负的所以是容性 当w<w0时 与此相反

电感的复数形式为L=jwL(leading)
电容的复数形式为C=1/jwC(lagging)

而任意阻抗有：
Z=jwL-1/jwC+R=j(wL-1/wC)+R w0是wL-1/wC=0时的阻抗 这个时候 在复平面中没有虚数部分

当w>w0时 虚数部分是正的 因此是感性（leading）
当w<w0时 虚数部分是负的 因此成容性(lagging)

你是不清楚什么 hi我告诉你。